A Reconfigurable Logic Cell Based on a Simple Dynamical System

Table 2

All available logic gates for the system.

Region	𝛽	𝑘/𝑎	Logic gate
I	10,16	−∞,−𝛽	1
		−𝛽,𝛽	OR
		1𝛽,2−𝛽	1
		12−1𝛽,2+𝛽	𝐼1+𝐼^′0
		12+𝛽,1−𝛽	1
		1−𝛽,1+𝛽	𝐼^′1+𝐼0
		1+3𝛽,2−𝛽	1
		32−3𝛽,2+𝛽	NAND
		32+𝛽,+∞	1
II	1,1164	−∞,−𝛽	1
		−1𝛽,2−𝛽	OR
		12−𝛽,𝛽	𝐼1
		𝛽,1−𝛽	𝐼1+𝐼^′0
		1−1𝛽,2+𝛽	XNOR
		12+3𝛽,2−𝛽	𝐼^′1+𝐼0
		32−𝛽,1+𝛽	𝐼^′1
		1+2𝛽,3+𝛽	NAND
		23+𝛽,+∞	1
III	14,916	−∞,−𝛽	1
		−1𝛽,2−𝛽	OR
		12−𝛽,1−𝛽	𝐼1
		1−𝛽,𝛽	AND
		3𝛽,2−𝛽	XNOR
		32−1𝛽,2+𝛽	NOR
		12+𝛽,1+𝛽	𝐼^′1
		1+3𝛽,2+𝛽	NAND
		32+𝛽,+∞	1
IV	916,+∞	−∞,−𝛽	1
		−1𝛽,2−𝛽	OR
		12−𝛽,1−𝛽	𝐼1
		1−3𝛽,2−𝛽	AND
		32−𝛽,𝛽	0
		1𝛽,2+𝛽	NOR
		12+𝛽,1+𝛽	𝐼^′1
		1+3𝛽,2+𝛽	NAND
		32+𝛽,+∞	1