An Efficient Multi-Core SIMD Implementation for H.264/AVC Encoder

Table 3

Hadamard phases.

Horizontal phase	Vertical phase
/* first row */	/* first column */
𝑚0=𝑑0+𝑑3+𝑑1+𝑑2;	𝑤0=𝑚0+𝑚12+𝑚4+𝑚8;
𝑚1=𝑑0+𝑑3−𝑑1−𝑑2;	𝑤1=𝑚0+𝑚12−𝑚4−𝑚8;
𝑚2=𝑑0−𝑑3+𝑑1−𝑑2;	𝑤2=𝑚0−𝑚12+𝑚4−𝑚8;
𝑚3=𝑑0−𝑑3−𝑑1+𝑑2;	𝑤3=𝑚0−𝑚12−𝑚4+𝑚8;
/* second row */	/* second column */
𝑚4=𝑑4+𝑑7+𝑑5+𝑑6;	𝑤4=𝑚2+𝑚14+𝑚6+𝑚10;
𝑚5=𝑑4+𝑑7−𝑑5−𝑑6;	𝑤5=𝑚2+𝑚14−𝑚6−𝑚10;
𝑚6=𝑑4−𝑑7+𝑑5−𝑑6;	𝑤6=𝑚2−𝑚14+𝑚6−𝑚10;
𝑚7=𝑑4−𝑑7−𝑑5+𝑑6;	𝑤7=𝑚2−𝑚14−𝑚6+𝑚10;
/* third row */	/* third column */
𝑚8=𝑑8+𝑑11+𝑑9+𝑑10;	𝑤8=𝑚1+𝑚13+𝑚5+𝑚9;
𝑚9=𝑑8+𝑑11−𝑑9−𝑑10;	𝑤9=𝑚1+𝑚13−𝑚5−𝑚9;
𝑚10=𝑑8−𝑑11+𝑑9−𝑑10;	𝑤10=𝑚1−𝑚13+𝑚5−𝑚9;
𝑚11=𝑑8−𝑑11−𝑑9+𝑑10;	𝑤11=𝑚1−𝑚13−𝑚5+𝑚9;
/* fourth row */	/* fourth column */
𝑚12=𝑑12+𝑑15+𝑑13+𝑑14;	𝑤12=𝑚3+𝑚15+𝑚7+𝑚11;
𝑚13=𝑑12+𝑑15−𝑑13−𝑑14;	𝑤13=𝑚3+𝑚15−𝑚7−𝑚11;
𝑚14=𝑑12−𝑑15+𝑑13−𝑑14;	𝑤14=𝑚3−𝑚15+𝑚7−𝑚11;
𝑚15=𝑑12−𝑑15−𝑑13+𝑑14;	𝑤15=𝑚3−𝑚15−𝑚7+𝑚11;